Chiplety: proč budoucnost čipů není jeden velký kus křemíku

Když si představíte výrobu procesoru, nejspíš vidíte jeden lesklý čtvereček křemíku — jeden kus, jeden návrh, jedna továrna. Po desítky let to tak skutečně bylo: víc tranzistorů znamenalo větší a hustší monolit a zlevňování zařídilo zmenšování. Jenže ten obrázek dnes neplatí. Otevřete-li moderní serverový procesor nebo akcelerátor pro AI, nenajdete jeden čip, ale několik různých kousků křemíku posazených vedle sebe a na sobě, propojených do jednoho funkčního celku. Říká se jim chiplety a jsou jednou z nejdůležitějších odpovědí oboru na to, že staré zlevňování přestalo fungovat.

Tenhle článek je o tom, proč se monolit rozpadl na stavebnici: proč je velký čip fyzikálně i ekonomicky neudržitelný, jak se z menších dílů zase poskládá výkonný celek, co umí pokročilé pouzdření a proč právě tahle nenápadná disciplína dnes drží celý AI boom. A zároveň o tom, kde je za to účet — protože chiplety nic nedávají zadarmo.

01Proč se monolit rozbil

Velký čip má tři nezávislé problémy a každý sám o sobě by stačil na to, aby se monolit přestal vyplácet.

První je výtěžnost (yield). Na křemíkové desce vznikají náhodné defekty a každý defekt, který padne do funkčního obvodu, zabíjí celý čip. Čím větší plochu jeden čip zabírá, tím je pravděpodobnější, že do něj nějaký defekt padne — a vztah není lineární, ale zhruba exponenciální. Zdvojnásobíte plochu a podíl vadných kusů vám neporoste o kus, ale skokově. Velký monolit je tedy drahý nejen tím, kolik křemíku spotřebuje, ale tím, kolik se ho při výrobě zahodí.

Druhý problém je tvrdá fyzická hranice: retikl (reticle limit). Fotolitografie přenáší vzor na čip přes masku, jejíž pole má maximální velikost — řádově kolem 26 × 33 milimetrů, tedy zhruba 850 čtverečních milimetrů. Větší souvislý čip než jeden retikl prostě neumíte v jedné expozici vykreslit. Špičkové GPU se dnes o tuhle zeď opírají doslova: jsou tak velké, jak velký retikl dovolí, a dál už to monoliticky nejde. A co hůř — ta zeď se posouvá směrem dolů. Litografie High-NA EUV, která nastupuje na nejnovějších uzlech, kvůli své optice půlí expoziční pole zhruba na polovinu (řádově 26 × 16,5 mm, tedy kolem 430 mm²). Maximální monolit budoucnosti bude menší než ten dnešní. Chiplety tím přestávají být volbou a stávají se nutností.

Třetí problém je ekonomika nejnovějšího procesu. Vyrábět na špičkovém uzlu (řádu 3 nebo 2 nanometrů) je extrémně drahé a — to je důležité — ne každá část čipu z toho těží. Logická jádra se zmenšováním zrychlují a zhušťují, ale paměť SRAM už se na nových uzlech zmenšuje podstatně pomaleji a analogové obvody a vstupně-výstupní rozhraní (I/O) se prakticky nezmenšují vůbec — diktují je fyzikální vlastnosti, ne hustota tranzistorů. Když přesto nacpete I/O a analog na nejdražší proces, platíte špičkovou cenu za křemík, který z ní nic nemá.

Dáte-li tyhle tři věci dohromady, vyjde z toho jediný závěr: stavět všechno jako jeden velký monolitický čip na nejnovějším uzlu je hloupé. Plýtváte výtěžností, narážíte na retikl a předražujete části, které by klidně mohly vzniknout levněji.

02Co je chiplet a proč „heterogenní"

Chiplet je odpověď, která zní skoro samozřejmě, jakmile vidíte ten problém: nestavte jeden velký čip, ale rozdělte ho na menší specializované díly a ty pak složte dohromady.

Každý díl pak může vzniknout na procesu, který se k jeho úloze hodí. Výpočetní jádra, kde se zmenšování pořád vyplácí, jdou na nejnovější drahý uzel. Vstupně-výstupní a paměťové části, které z nového procesu netěží, jdou na levnější a vyzrálejší uzel. Tomuhle míchání různých technologií v jednom pouzdře se říká heterogenní integrace — a je to první velká výhra chipletů. Místo jednoho kompromisu pro celý čip dostanete pro každou část ten správný nástroj.

Druhá výhra je výtěžnost: čtyři malé čipy mají dohromady mnohem lepší výtěžnost než jeden velký o stejné ploše, protože jeden defekt vám teď zabije jen malý díl, ne celek. Třetí výhra je znovupoužitelnost a rychlost: stejný výpočetní chiplet se dá poskládat do mnoha různých produktů — od desktopu po server — jen tím, že kolem něj poskládáte jiný počet dílů. Návrhář nemusí kreslit nový obří čip pro každý segment trhu.

Že to není teorie, ukázal nejnázorněji AMD. Jeho procesory Zen od roku 2019 (generace Zen 2) stojí přesně na tomhle: výpočetní chiplety s jádry na tehdy nejnovějším procesu a k nim centrální I/O čip na výrazně levnějším, vyzrálejším uzlu. Právě tahle dezagregace umožnila AMD nabízet procesory s vysokým počtem jader za cenu, kterou monolitický návrh neuměl srovnat. Dnes na stavebnici z chipletů staví v té či oné podobě prakticky každý velký výrobce — AMD, Intel i Apple se svým spojováním dvou čipů do jednoho.

03Jak se díly spojují: od levného substrátu po pokročilé pouzdření

Rozřezat čip je snadné. Těžké je spojit kousky zpátky tak, aby si mezi sebou povídaly skoro stejně rychle, jako kdyby byly jeden monolit.

Důležitá věc na začátek: chiplety automaticky neznamenají pokročilé pouzdření. Spojení dílů je gradient — od levného a řídkého po drahé a extrémně husté — a volí se podle toho, kolik propustnosti mezi díly skutečně potřebujete. Zmíněné procesory AMD Zen sedí na obyčejném organickém substrátu, bez jakéhokoli interposeru; chiplety si povídají přes relativně jednoduché spoje vedené substrátem. A právě to je druhá polovina jejich ekonomického kouzla: dezagregace zlevnila křemík, a pouzdro přitom zůstalo levné. Teprve tam, kde řídké spoje přestanou stačit — typicky u paměti HBM nebo skládání cache do výšky — nastupuje disciplína, která byla dlouho ta nudná část výroby a dnes je jednou z nejnapínavějších: pokročilé pouzdření (advanced packaging).

Klíčový rozdíl proti starému světu je hustota propojení. Klasicky se čip připájel k desce přes relativně řídké a hrubé spoje. Díly s vysokými nároky na propustnost ale potřebují mezi sebou tisíce až desetitisíce vodičů na malé ploše, jinak by je úzké hrdlo komunikace zardousilo. Existují zhruba dva směry, jak toho dosáhnout.

2.5D — díly vedle sebe na společném mostě. Chiplety se posadí na takzvaný interposer, což je kus křemíku s hustou sítí jemných vodičů, který funguje jako velmi hustá propojovací deska. Nejznámější komerční podobou je TSMC CoWoS (Chip-on-Wafer-on-Substrate) — a pokud jste četli sourozenecký článek Hardware pro AI: proč vyhrály GPU, znáte ho: přesně takhle se k výpočetnímu čipu připojuje paměť HBM. Levnější variantou téhož je Intel EMIB, kde se místo velkého interposeru zapustí do substrátu jen malý křemíkový můstek tam, kde je hustého propojení potřeba.

3D — díly na sobě. Ještě dál jde skládání čipů na sebe do věží, propojených svislými průchody skrz křemík (TSV, through-silicon vias). Sem patří Intel Foveros nebo TSMC SoIC; učebnicovým příkladem ve spotřebním světě je AMD 3D V-Cache, kde se na výpočetní čip posadí navrch další vrstva paměti cache. Výhodou je nejvyšší hustota a nejkratší cesta dat; daní je teplo, které se ve věži koncentruje a hůř se odvádí.

Posledních pár let pohání obojí jeden technologický skok: hybridní bonding. Místo aby se díly propojily přes drobné pájecí kuličky (micro-bumps) s roztečí v desítkách mikrometrů, spojí se přímo měď na měď s roztečí pod deset, směrem k jednotkám mikrometrů. To řádově zvyšuje počet spojů na milimetr a zároveň snižuje energii potřebnou na přenesení jednoho bitu. A energie na bit je tady to podstatné: poslat data o pár milimetrů dál přes pouzdro je mnohonásobně levnější než je hnát ven z čipu na desku a do jiného čipu. Pokročilé pouzdření tím přímo útočí na to, čemu sourozenecký článek o GPU říká zeď propojení.

04UCIe: standard, který má z čipů udělat stavebnici

Zatím má jeden háček. Když AMD spojuje svoje vlastní chiplety, řeší si rozhraní mezi nimi po svém — je to uzavřený ekosystém jednoho výrobce. Skutečná vize chipletů je ale ambicióznější: trh dílů, kde si poskládáte čip z chipletů od různých dodavatelů jako z lega. Výpočetní díl od jednoho, I/O od druhého, specializovaný akcelerátor od třetího. K tomu je potřeba, aby se díly domluvily — společný jazyk pro komunikaci „die-to-die".

Tím jazykem má být UCIe (Universal Chiplet Interconnect Express), otevřený standard spuštěný v roce 2022. Za konsorciem stojí prakticky celý obor najednou — Intel, AMD, Arm, TSMC, Samsung, Qualcomm i velcí provozovatelé cloudu. UCIe definuje fyzickou vrstvu i protokol (mapuje na známé PCIe a CXL), takže chiplet jednoho výrobce by měl jít zapojit vedle chipletu jiného bez vlastního lepidla.

Tady je ale namístě střízlivost, protože kolem chipletů se snadno nadchnete. Otevřený trh interoperabilních dílů zatím zůstává z velké části vizí, ne realitou. Drtivá většina dnešních chipletových systémů je pořád jednoho výrobce: AMD skládá AMD díly, Intel svoje. Standard existuje a je správný směr, ale ekosystém, kde si namícháte čip z dílů různých firem, naráží na to, co standard sám nevyřeší — kdo ručí za to, že vadný díl nezabije celé drahé pouzdro, jak se dělí odpovědnost za chyby a jestli vůbec dává byznysově smysl prodávat svůj nejlepší chiplet konkurenci do její sestavy. UCIe je nutná podmínka té budoucnosti, ne její záruka.

05Proč to celé žene umělá inteligence

Mohli byste chiplety brát jako vnitřní záležitost výrobců čipů. Jenže ony jsou důvod, proč současný AI hardware vůbec vypadá, jak vypadá.

Vezměte si libovolný velký akcelerátor pro AI. Není to jeden čip — je to systém pokročilého pouzdření: jeden nebo více výpočetních dílů a vedle nich věže paměti HBM, to vše posazené na interposeru typu CoWoS. Řešení paměťové zdi z článku o GPU — dostat paměť fyzicky co nejblíž k výpočtu — je doslova úloha pro pokročilé pouzdření. HBM neexistuje bez 3D skládání DRAM a bez interposeru, který ho širokou sběrnicí přilepí k jádru. Bez chipletové technologie by dnešní akcelerátory nešly postavit.

A směřuje to dál. Nejnovější generace špičkových GPU už neřeší retikl tím, že by se smířily s jedním dílem — spojují dva čipy na hranici retiklu do jednoho logického GPU extrémně rychlým propojením přes pouzdro, takže se navenek tváří a programují jako jeden obří čip, který by jinak nešlo vyrobit. Monolit, který fyzika zakázala, se vrací zadními vrátky jako chiplet.

Tahle vazba má i svou nepříjemnou stranu, kterou článek o GPU zmiňuje: když je akcelerátorů nedostatek, často to není nedostatek výpočetních jader, ale nedostatek kapacity na pokročilé pouzdření a na HBM. CoWoS se stal jedním z nejužších hrdel celého AI dodavatelského řetězce. Disciplína, která byla dlouho nenápadná, dnes spolurozhoduje, kolik AI čipů se vůbec vyrobí.

06Co tím platíte

Chiplety řeší výtěžnost, retikl i cenu procesu — ale nejsou zadarmo. Kdo je bere jako čistou výhru, přehlíží účet.

• Latence na hranici dílů. Překročit hranici mezi dvěma chiplety stojí čas a energii navíc oproti tomu, kdyby data zůstala na jednom monolitu. U AMD se to roky projevovalo vyšší latencí komunikace mezi výpočetními skupinami. Architektura se s tím musí počítat, jinak se výhody dezagregace prožerou komunikační režií.
• Problém známé dobré kostky (known-good-die). V monolitu testujete jeden čip. Ve stavebnici musíte mít jistotu, že každý díl je v pořádku před tím, než ho draze spojíte s ostatními — protože jeden vadný chiplet zabije celé hotové pouzdro, do kterého jste vložili i ty dobré. Testování jednotlivých dílů se tím stává kritické a netriviální.
• Teplo ve 3D. Skládání čipů na sebe koncentruje výkon do menšího objemu a odvod tepla z vnitřních vrstev je tvrdý inženýrský problém, který limituje, co se dá stohovat.
• Pouzdření jako nové úzké hrdlo a nová cena. Pokročilé pouzdření je samo o sobě složitý proces s vlastní výtěžností a omezenou světovou kapacitou. Část ceny a nedostupnosti špičkových čipů se přesunula z výroby křemíku do jeho skládání.

A jedna věc navíc, která se týká přímo softwaru: abstrakce „jeden procesor" začíná téct. Chipletový procesor se navenek tváří jako jeden socket, ale uvnitř má topologii — jádra ve stejné výpočetní skupině (u AMD CCD/CCX) sdílejí cache a povídají si rychle, jádra přes hranici dílů komunikují znatelně pomaleji. Je to v podstatě NUMA chování zmenšené dovnitř jednoho pouzdra. Pro většinu kódu je to neviditelné, ale u latenčně citlivých systémů začíná záležet na tom, kam plánovač umístí vlákna, která spolu intenzivně sdílejí data: dvě vlákna na stejném chipletu vs. na dvou různých může být měřitelný rozdíl. Kdo ladí výkon na moderním serveru, měl by topologii svého „jednoho čipu" znát stejně, jako zná topologii NUMA uzlů.

Žádná z těch věcí chiplety neruší — jen z nich dělají inženýrský kompromis, ne kouzlo. Vyplatí se tam, kde výhody (výtěžnost, heterogenní integrace, obejití retiklu) převáží nad latencí a složitostí pouzdření. U velkých serverových a AI čipů ta bilance vychází jasně pro stavebnici. U malého levného čipu, který se v pohodě vejde na jeden monolit, nemá smysl nic řezat.

07Co si z toho odnést

Pokud sledujete vývoj hardwaru a chcete chiplety číst střízlivě, stačí pár návyků:

1. „Jeden čip" už většinou není jeden čip. Moderní serverový procesor i AI akcelerátor je systém poskládaný z dílů. Když čtete o nové generaci, ptejte se nejen na proces jader, ale na to, jak je to poskládané a pouzdřené.
2. Pokročilé pouzdření je dnes stejně důležité jako nanometry. Velká část pokroku i velká část ceny a nedostatku sedí v tom, jak se díly spojují (CoWoS, Foveros, hybridní bonding), ne jen v tom, jak malé jsou tranzistory. Zároveň platí, že ne každý chiplet ho potřebuje — levné spojení přes substrát je legitimní a často ta ekonomicky nejchytřejší volba.
3. Chiplety jsou konkrétní „More than Moore". Jsou to ta náhrada za zmenšování, o které mluví článek o konci Moorova zákona: když přestane stačit zhušťovat, začne se integrovat jinak — do strany a do výšky. A s High-NA litografií, která zmenšuje maximální velikost monolitu, to bude čím dál míň volba a čím dál víc nutnost.
4. Otevřený trh dílů zatím není. UCIe je správný směr, ale dnešní chiplety jsou skoro vždy jednoho výrobce. Vizi „čip z dílů různých firem" berte jako cíl, ne jako stav.
5. Stavebnice má svůj účet — a část ho platí i software. Latence na hranicích, testování dílů, teplo ve 3D a cena pouzdření jsou reálné kompromisy; topologie uvnitř pouzdra navíc prosakuje až k plánování vláken. Chiplet je inženýrské rozhodnutí, ne výhra zdarma.

Obrázek jednoho lesklého čtverečku křemíku byl pohodlný, protože byl jednoduchý. Realita je členitější a v jistém smyslu vrací výrobu čipů k inženýrství skládání, ne jen zmenšování. Budoucnost čipu není větší kus křemíku — je to chytřejší způsob, jak poskládat menší kusy tak, aby se navenek chovaly jako jeden. A o tom, kdo to umí poskládat, se dnes rozhoduje stejně jako o tom, kdo umí vyrobit nejmenší tranzistor.

08Souvislosti

Tento článek je součástí elektronického clusteru blogu a navazuje na jeho vstupní bránu Konec Moorova zákona? — chiplety a pokročilé pouzdření jsou konkrétní podobou „More than Moore", tedy té integrace, která nastupuje, když samotné zmenšování tranzistoru přestává stačit. Nejtěsněji se potkává se sourozeneckým článkem Hardware pro AI: proč vyhrály GPU: tam se HBM, CoWoS a zeď propojení zmiňují jako odkaz sem, tady se vysvětlují do hloubky — řešení paměťové zdi je doslova úloha pro pokročilé pouzdření. Navazuje i Jak vzniká čip: od písku po EUV (proč je pokročilý křemík tak drahý, což je polovina důvodu, proč se vyplatí ho šetřit chiplety).

Budoucnost čipu není větší kus křemíku — je to chytřejší způsob, jak poskládat menší kusy tak, aby se navenek chovaly jako jeden.

Stav věcí popsaný v článku je k polovině roku 2026; konkrétní názvy generací a procesů se rychle mění.